Aplicação do processador SCAPE, de arquitectura MIMD, na paralelização de algoritmos de reconstrução de imagens tomográficas, em colaboração com a Universidade de Brunel.
Desenvolvimento de uma package de simulação de algoritmos iterativos para reconstrução tomográfica.
Síntese e simulação em VHDL de arquitecturas de máquinas de estados finitas hierárquicas e paralelas hierárquicas construídas com memória stack, que apresentam novas facilidades tais como flexibilidade, extensibilidade e reutilização.
"Identificação Automática de Caracteres de Imprensa: Experiências Introdutórias". Comunicação na Endiel85, Porto, Maio de 1985.
"Package
de Simulação de Algoritmos Iterativos para Reconstrução Tomográfica".
Comunicação na BioEng90, Aveiro, Abril de 1990.
"Iterative
Algorithms for Tomographic Reconstruction".
Comunicação na Esprit Workshop on Computer Vision
Architectures, Vila Nova de Cerveira, Novembro de 1990.
"Implementation
of Iterative Algorithms for Image Reconstruction on Parallel Architectures".
Comunicação na ECAPT´92, Manchester, Março de
1992.
"Synthesis
of Control Units Described by Hierarchical Graph-Schemes".
Comunicação na 4ª Workshop da Network “Behavioural Design Methodologies
for Digital Systems” BELSIGN, Santander, Outubro de 1996.
"VHDL Modelling of Hierarchical Finite State Machines". Comunicação na 5ª Workshop da Network "Behavioural Design Methodologies for Digital Systems" BELSIGN, Dresden, Abril de 1997.
"VHDL Modelling of Hierarchical Finite State Machines". Comunicação na 5ª Workshop da Network "Behavioural Design Methodologies for Digital Systems" BELSIGN, Dresden, Abril de 1997.
"Hierarchical Description and Design of Control Circuits Based on Reconfigurable and Reprogrammable Elements". Comunicação na International Workshop on Logic and Architecture Synthesis – IWLAS’97, Grenoble, Dezembro de 1997.
First European Conference on Computer Vision, ECCV 90, Antibes, Abril de 1990.
Workshop
on Real Time Architectures for Computer Vision, Antibes, Abril de 1990.
State
of the Art in Computer Graphics, Edimburgo, Julho de 1990.
1ª
Workshop da Network "Behavioural Design Methodologies for Digital
Systems" BELSIGN, Toledo, Fevereiro de 1995.
2ª
Workshop da Network "Behavioural Design Methodologies for Digital
Systems" BELSIGN, Duisburgo, Setembro de 1995.
6ª Workshop da Network "Behavioural Design Methodologies for Digital Systems" BELSIGN, Aveiro, Outubro de 1997.
"Synthesis of Hierarchical Control Units from Hierarchical Specifications". Poster na International Workshop on IP Based Synthesis and System Design – IP’99, Grenoble, Dezembro de 1999.
A Short Course on Computer Graphics, Universidade Heriot Watt, Edimburgo, 1990.
Object-Oriented Design and Programming, curso EuroPace, 1991.
High-Level Digital System Design, IMEC, Lovaina, 1993.
High-Level Design with Synopsys, EPFL, Lausana, 1993.
Training on FPGAs: Use of Xilinx 2000, 3000 and 4000 Families, curso AICI, Lisboa, 1994.
SpecCharts/SpecSyn - AMICAL, INPG, Grenoble, 1994.
Hardware/Software Codesign, DTU, Lyngby, 1995.
"Pattern
Recognition". António Manuel Adrego da Rocha, Armando Carlos Domingues
da Rocha. Relatório do Projecto Final de Curso, Departamento de Electrónica
e Telecomunicações, Universidade de Aveiro, Setembro de 1984.
"Identificação
Automática de Caracteres de Imprensa: Experiências Introdutórias".
Armando C. Domingues da Rocha, António M. Adrego da Rocha, João G. M. Gonçalves.
Actas da Endiel85, páginas 231-236, Porto, Maio de 1985.
"Report on
Scape Software Development System". A.
Adrego da Rocha, A. B. Ferrari. Relatório Interno, Departamento de Electrónica
e Telecomunicações, Universidade de Aveiro, Dezembro de 1987.
"Package de
Simulação de Algoritmos Iterativos para Reconstrução Tomográfica".
A. Adrego da Rocha, A. R. Borges, A. Ferrari de Almeida. Actas da BioEng90,
2º Congresso Português de Engenharia Biomédica, páginas 6.6.1-6.6.5,
Aveiro, Abril de 1990.
"Utilização
e Programação de Shell (um estudo comparativo)". António Manuel
Adrego da Rocha. Relatório de uma Aula Teórico-Prática da Disciplina de
Introdução aos Sistemas de Operação, apresentada no âmbito das Provas
de Aptidão Pedagógica e Capacidade Científica, 1990.
"Package
de Simulação de Algoritmos Iterativos para Reconstrução Tomográfica".
António Manuel Adrego da Rocha. Relatório do Trabalho de Síntese
apresentada no âmbito das Provas de Aptidão Pedagógica e Capacidade Científica,
1990.
"Implementation
of Iterative Algorithms for Image Reconstruction on Parallel Architectures".
António Adrego da Rocha, António Jorge Pinto, António
Rui Borges. Actas da ECAPT´92, Manchester, Março de 1992. Publicado em Tomographic Techniques for Process Design
and Operation, Editores M. S. Beck, E. Campogrande, M. Morris, R. A.
Williams, R. C. Waterfall, Computational Mechanics Publications, páginas
155-166, Southampton, 1993.
"Síntese
de Unidades de Controlo Descritas por Grafos dum Esquema Hierárquicos".
Valery Sklyarov, António Adrego da Rocha. Revista do Departamento de Electrónica
e Telecomunicações da Universidade de Aveiro, Volume 1, Nº 6, páginas
577-588, Setembro de 1996.
"Synthesis of
Control Units Described by Hierarchical Graph-Schemes". Valery Sklyarov, António Adrego da Rocha. Actas da 4ª Workshop da Network "Behavioural
Design Methodologies for Digital Systems" BELSIGN, páginas 75-77,
Santander, Outubro de 1996.
"VHDL
Modelling of Hierarchical Finite State Machines". António Adrego da Rocha, Valery Sklyarov. Actas da 5ª Workshop da Network "Behavioural
Design Methodologies for Digital Systems" BELSIGN, Dresden, Abril de
1997.
"Simulação
em VHDL de Máquinas de Estados Finitas Hierárquicas". António Adrego
da Rocha, Valery Sklyarov. Revista do Departamento de Electrónica e
Telecomunicações da Universidade de Aveiro, Volume 2, Nº 1, páginas
83-94, Setembro de 1997.
"Applying
Procedural and Object-Oriented Decomposition to the Logical Synthesis of
Digital Devices". Valery Sklyarov, António
Adrego da Rocha, António de
Brito Ferrari. Actas da 2ª International Conference on Computer-Aided
Design of Discrete Devices - CAD DD'97, páginas 15-20, Minsk, Novembro de
1997.
"Hierarchical
Description and Design of Control Circuits Based on Reconfigurable and
Reprogrammable Elements". António
Adrego da Rocha, Valery Sklyarov, António
Ferrari. Actas da
International Workshop on Logic and Architecture Synthesis – IWLAS’97, páginas
73-82, Grenoble, Dezembro de 1997.
"Synthesis of
Reconfigurable Control Devices Based on Object-Oriented Specifications".
Valery Sklyarov, António Adrego da Rocha, António de
Brito Ferrari. Publicado em
Advanced Techniques for Embedded Systems Design and Test, Editores Juan
Carlos López, Román Hermida, Walter Geisselhardt, Kluwer Academic
Publishers, Capítulo 7, páginas 151-177, 1998.
"Synthesis
and Simulation of Reprogrammable Control Units from Hierarchical
Specifications". António Manuel Adrego da Rocha. Tese de Doutoramento,
1999.
"Synthesis of Hierarchical Control Units from Hierarchical Specifications". António Adrego da Rocha. Actas da International Workshop on IP Based Synthesis and System Design – IP’99, páginas 247-252, Grenoble, Dezembro de 1999.
